

# Logiche dinamiche CMOS

Francesco Driussi

Corso di Laurea in Ingegneria Elettronica  
Dipartimento Politecnico di Ingegneria ed Architettura

[francesco.driussi@uniud.it](mailto:francesco.driussi@uniud.it)

[www.diegm.uniud.it/driussi](http://www.diegm.uniud.it/driussi)

- Sono stati sviluppati anche stili circuitali alternativi per sopperire ai limiti delle porte logiche statiche CMOS:


## 1. Logiche a PASS-TRANSISTOR :

- i. abbastanza diffuse
- ii. transistor visto come interruttore
- iii. **il segnale passa attraverso il MOSFET** (non è più connesso solo al gate del transistor)
- iv. eliminano la ridondanza tra PU e PD → **minor numero di MOSFET**

## 2. Logiche DINAMICHE CMOS:



- i. eliminano la ridondanza tra PU e PD → **minor numero di MOSFET**
- ii. mantengono un consumo statico nullo
- iii. si evidenziano **due fasi distinte nell'elaborazione del segnale**:
  - **fase di PRECARICA o PRESCARICA**
  - **fase di VALUTAZIONE DELL'INGRESSO**

- Per distinguere le due fasi (precarica e valutazione) è necessario **un segnale di controllo detto clock** ( $\Phi$ )
- La **funzione  $F$**  è definita dal solo **PD** (o in alternativa dal solo PU)
- La realizzazione del PD segue le stesse regole del caso delle logiche statiche CMOS:
  - ingressi connessi ai gate dei MOSFET
  - reti di MOSFET in serie o parallelo
  - PD realizzato tramite n-MOSFET (nel caso del PU si utilizzano p-MOSFET)



- Se la funzione è realizzata dal PD si parla di **blocco  $\Phi_n$**  (realizzato tramite n-MOSFET)
- Se la funzione è realizzata dal PU si parla di **blocco  $\Phi_p$**  (realizzato tramite p-MOSFET)
- **N ingressi  $\rightarrow$  (N+2) MOSFET** (più efficiente delle logiche statiche CMOS)

- Il **segnale di clock** ( $\Phi$ ) determina:
  - $\Phi = 0 \rightarrow$  la fase di **PRE-CARICA** (blocco  $\Phi_n$ ) o di **PRE-SCARICA** (blocco  $\Phi_p$ )
  - $\Phi = 1 \rightarrow$  la fase di **VALUTAZIONE** degli ingressi
- se  $\Phi = 0 \rightarrow M_n$  OFF;  $M_p$  ON
- se  $\Phi = 1 \rightarrow M_n$  ON;  $M_p$  OFF



## PRE-CARICA

$M_n$  OFF;  $M_p$  ON

il p-MOSFET carica  
la capacità  $C_L$  a  $V_{DD}$

$\rightarrow F = 1$

$\rightarrow$  questo viene  
fatto prima di  
ogni valutazione  
degli ingressi

## VALUTAZIONE

$M_n$  ON;  $M_p$  OFF

- se il PD è spento  
l'uscita rimane a  $V_{DD}$

$\rightarrow F = 1$

- se il PD è acceso  
l'uscita si scarica a  
massa

$\rightarrow F = 0$

- se  $\Phi = 0 \rightarrow M_n \text{ OFF}; M_p \text{ ON}$
- se  $\Phi = 1 \rightarrow M_n \text{ ON}; M_p \text{ OFF}$


$\rightarrow$  non c'è mai un percorso conduttivo tra  $V_{DD}$  e massa  $\rightarrow$  Potenza statica **nulla**; no corrente di corto circuito

**PRE-CARICA**  $\rightarrow F = 1$

L'uscita in questa fase non è significativa perchè sempre uguale (in questa fase gli ingressi possono variare senza influenzare il funzionamento della porta)

**VALUTAZIONE**  $\rightarrow F$  dipende dallo stato di conduzione del PD


$F(In_1, In_2, \dots) = \overline{PD} \rightarrow$  l'uscita viene letta solo in questa fase !! (ad ingressi fermi)



se il PD è spento l'uscita rimane al valore precaricato di  $V_{DD}$

$\rightarrow$  nella realtà l'uscita rimane un nodo **ISOLATO**

$\rightarrow$  la sua tensione dipende dalle correnti di perdita del circuito !!



- se  $\Phi = 1 \rightarrow M_n \text{ ON}; M_p \text{ OFF}$

**PRE-SCARICA**  $\rightarrow F = 0$

L'uscita in questa fase non è significativa perchè è sempre portata a massa (in questa fase gli ingressi possono variare senza influenzare il funzionamento della porta)

- se  $\Phi = 0 \rightarrow M_n \text{ OFF}; M_p \text{ ON}$

**VALUTAZIONE degli ingressi**  $\rightarrow F$  dipende dallo stato di conduzione del PU

$F(I_{n1}, I_{n2}, \dots) = PU \rightarrow$  l'uscita viene letta solo in questa fase !! (ad ingressi fermi)

- se il PU è acceso l'uscita si carica a  $V_{DD}$

$\rightarrow F = 1$

- se il PU è spento l'uscita rimane a 0


$\rightarrow F = 0$

$\rightarrow$  nella realtà l'uscita rimane un nodo ISOLATO

$\rightarrow$  la sua tensione dipende dalle correnti di perdita del circuito !!

**PRE-SCARICA**

**VALUTAZIONE**



Le caratteristiche generali delle porte dinamiche CMOS sono:

- N ingressi  $\rightarrow$  **(N+2) MOSFET** ( $< 2N$  delle statiche CMOS)
- La sintesi del PU o del PD segue le stesse regole delle logiche statiche
- $V_{OL} = 0$ ;  $V_{OH} = V_{DD}$
- Minore immunità ai disturbi rispetto alle logiche statiche (quando il nodo di uscita è un nodo isolato)

$\rightarrow$  mitigare questo problema si possono definire dei margini di immunità diversi

es.: blocco  $\Phi_n \rightarrow F = 1$  è nodo isolato

- Per accendere il PD della porta successiva mi basta una tensione di ingresso leggermente superiore a  $V_{Tn}$
- Inoltre non devo spegnere nessun PU  $\rightarrow$  anche una tensione leggermente superiore a  $V_{Tn}$  è letta come "1"

$$\rightarrow NM_H = V_{DD} - V_{Tn}$$

$$\rightarrow NM_L = V_{Tn}$$



$NM_H > NM_L \rightarrow$  comunque mi rimangono problemi legati al nodo isolato ( $C_L$  si scarica)

Il funzionamento si basa su due fasi → somma dei tempi di ritardo:


- **Tempo di precarica / prescarica** (come il tempo di salita / discesa di un inverter)
- **Tempo di valutazione:**
  1. se  $F = 1 \rightarrow t_r = 0$  ( $C_L$  è già carico !!)
  2. se  $F = 0 \rightarrow t_f$  calcolato come per le logiche statiche CMOS → dimensionamento equivalente del PD

ATTENZIONE: c'è un transistor n-MOSFET in più !!

- Il tempo di precarica/prescarica è sempre necessario (ma è un tempo morto)
- Tipicamente è minore del tempo di valutazione (ho un solo transistor !)
- Durante il tempo di precarica si possono fare altre operazioni accessorie per il sistema digitale  
→ prevede un progetto di SISTEMA

Meno MOSFET → **minore  $C_{in}$ , meno self-loading !!**

→ **LE PORTE DINAMICHE SONO PIU' VELOCI !!**



# Consumo di potenza gate dinamici

- L'alternanza delle fasi di precarica e valutazione **elimina la potenza di corto circuito**  
 → anche se gli ingressi variano lentamente, lo fanno durante il tempo di precarica  
 → n-MOSFET comunque spento, quindi non c'è mai corrente tra  $V_{DD}$  e massa
- Rimane la **potenza dinamica**

$$P_{din} = C_L V_{DD}^2 f_{CK} P_{0 \rightarrow 1} \quad \text{dove} \quad P_{0 \rightarrow 1} = P_0 \cdot P_1$$

→ la precarica mi porta l'uscita sempre a "1" !! →  $P_1 = 1$  →  $P_{din} = C_L V_{DD}^2 f_{CK} P_0$

es.: NOR a due ingressi

$$P_{0 \rightarrow 1} = P_0 = \frac{3}{4} \quad (\text{nelle logiche statiche } P_{0 \rightarrow 1} = \frac{3}{16})$$

**la switching activity nelle porte dinamiche è maggiore !**

→ problema principale delle logiche dinamiche:


**ALTA POTENZA DINAMICA**


es.: NOR a tre ingressi

$$P_{0 \rightarrow 1} = P_0 = \frac{7}{8} \quad \text{mentre nelle logiche statiche } P_{0 \rightarrow 1} = \frac{7}{64}$$

→ fattore 8 sulla switching activity !!

**N ingressi** → **dinamiche:**  $P_{0 \rightarrow 1} = \frac{N_0}{2^N}$  ; **statiche:**  $P_{0 \rightarrow 1} = \frac{N_0 N_1}{2^{2N}}$





Il collegamento di porte dinamiche in cascata è problematico:

- Gli ingressi devono essere **STABILI nella fase di valutazione**
- Eventualmente un **blocco  $\Phi_n$**  potrebbe accettare anche una variazione  $0 \rightarrow 1$  in ingresso (mentre un **blocco  $\Phi_p$**  potrebbe accettare la transizione  $1 \rightarrow 0$ )
- L'uscita **Z1 invece fa esattamente l'opposto** (o resta sempre alta oppure c'è una transizione  $1 \rightarrow 0$ )
- Se l'uscita Z1 deve valere 0, **la sua tensione deve essere nulla all'inizio della fase di valutazione della seconda porta**, altrimenti il nodo **Z2 si scarica durante la transizione  $1 \rightarrow 0$  del nodo Z1**
- Con i **blocchi  $\Phi_p$**  avviene l'opposto: la transizione  $0 \rightarrow 1$  carica parzialmente l'uscita della porta successiva

Il blocco  $\Phi_n$ 


- accetta transizioni lente  $0 \rightarrow 1$  in ingresso  $\rightarrow$  inducono solo un tempo di propagazione maggiore
- produce in uscita transizioni  $1 \rightarrow 0$  (non possono essere ingresso di blocco  $\Phi_n$ )

Il blocco  $\Phi_p$ 

- accetta transizioni lente  $1 \rightarrow 0$  in ingresso  $\rightarrow$  inducono solo un tempo di propagazione maggiore
- produce in uscita transizioni  $0 \rightarrow 1$  (non possono essere ingresso di blocco  $\Phi_p$ )

Come faccio ?

Inverto le transizioni in uscita con un inverter CMOS statico !  $\rightarrow$  **LOGICHE DOMINO**



- L'inverter aggiunge ritardo
- L'inverter può essere sfruttato come buffer per pilotare grandi capacità
- Sintetizza funzioni non invertenti  
(es.: AND; OR)

Il blocco  $\Phi_n$ 

- accetta transizioni lente  $0 \rightarrow 1$  in ingresso  $\rightarrow$  inducono solo un tempo di propagazione maggiore
- produce in uscita transizioni  $1 \rightarrow 0$  (non possono essere ingresso di blocco  $\Phi_n$ )

Il blocco  $\Phi_p$ 

- accetta transizioni lente  $1 \rightarrow 0$  in ingresso  $\rightarrow$  inducono solo un tempo di propagazione maggiore
- produce in uscita transizioni  $0 \rightarrow 1$  (non possono essere ingresso di blocco  $\Phi_p$ )

$\rightarrow$  L'uscita di un blocco  $\Phi_n$  è buona per un blocco  $\Phi_p$  e viceversa


$\rightarrow$  **Se alterno i blocchi non mi serve inserire l'inverter CMOS !!**

$\rightarrow$  Evito che l'inverter aggiunga ritardo

**ATTENZIONE:** la valutazione deve avvenire nello stesso lasso temporale  $\rightarrow$  non posso valutare mentre l'uscita precedente è in fase di precarica/prescarica !!

$\rightarrow$  ho bisogno di due clock opposti:  $\Phi$  e  $\bar{\Phi}$

Alternano i blocchi  $\Phi_n$  e  $\Phi_p$



I PU fatti con i p-MOSFET sono tipicamente **più lenti**  $\rightarrow$  dimensionamento maggiore per compensare ed avere tempi di ritardo simili tra le porte

$\rightarrow$  **svantaggio rispetto a fare tutti i blocchi di tipo  $\Phi_n$**

| Famiglia logica        | VANTAGGI                                                                                                                                                                                                                                     | SVANTAGGI                                                                                                                                                                                                                                                                                                                       |
|------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| <b>CMOS statica</b>    | <ul style="list-style-type: none"><li>• Robustezza (PU + PD)</li><li>• Swing di tensione = <math>V_{DD}</math></li><li>• Margini di immunità simmetrici</li><li>• Tempi di salita e discesa uguali</li><li>• Gestiti bene da T-CAD</li></ul> | <ul style="list-style-type: none"><li>• 2N MOSFET (+ area)</li><li>• Lente in caso di Fan-In alto</li><li>• Alta capacità di ingresso</li><li>• Alto effetto di self-loading</li></ul>                                                                                                                                          |
| <b>Pass-transistor</b> | <ul style="list-style-type: none"><li>• Implementazioni molto efficienti (pochi MOSFET; es.: XOR, MUX)</li><li>• <math>V_{swing} = V_{DD}</math> con pass-transistor complementari o transistor di ripristino</li></ul>                      | <ul style="list-style-type: none"><li>• Caratteristiche statiche non simmetriche (layout non simmetrico)</li><li>• Margini di immunità non simmetrici</li><li>• Segnali «deboli» con pass-transistor singolo</li><li>• Tanti MOSFET con pass-transistor complementari (+ area; + capacità)</li></ul>                            |
| <b>CMOS dinamica</b>   | <ul style="list-style-type: none"><li>• <math>V_{swing} = V_{DD}</math></li><li>• (N+2) MOSFET (- area)</li><li>• Capacità di ingresso bassa</li><li>• Basso self-loading</li><li>• Porte logiche veloci</li></ul>                           | <ul style="list-style-type: none"><li>• Vulnerabili ai disturbi quando il nodo di uscita è isolato:<ul style="list-style-type: none"><li>○ Correnti di perdita</li><li>○ Accoppiamenti capacitivi</li></ul></li><li>• Connessione in cascata non banale</li><li>• Alta switching activity → alta <math>P_{din}</math></li></ul> |

- Per scegliere lo stile circuitale bisogna **valutare le principali FIGURE di MERITO** della famiglia logica:
    - IMMUNITA' AI DISTURBI
    - VELOCITA'
    - CONSUMO DI POTENZA
    - OCCUPAZIONE D'AREA
  - Per scegliere lo stile circuitale più adatto bisogna anche valutare l'applicazione a cui siamo interessati
- il peso delle varie FIGURE di MERITO cambia in funzione dell'applicazione

Un aspetto importante è anche legato al grado di **automatizzazione del progetto**

→ l'utilizzo dei **Technology-CAD (T-CAD)** è fondamentale nel **design** dei circuiti digitali

→ **Logiche CMOS statiche** sono **PREDOMINANTI** nei sistemi digitali

(anche per la compatibilità con la riduzione della tensione di alimentazione !!)